Verification Consulting
설계 검증 컨설팅
SystemVerilog, UVM, coverage 전략, 재사용 가능한 검증 아키텍처, 프로젝트 리뷰를 지원합니다.
CEO Message
“검증은 제품 신뢰의 시작입니다”
KSDC Semicon은 반도체 설계가 더 빠르고 안정적으로 제품화될 수 있도록 실무 중심의 검증 방법론과 실행 경험을 제공합니다.
고객의 팀이 재사용 가능한 검증 자산을 만들고, 프로젝트마다 더 나은 품질 기준을 세울 수 있도록 함께 하겠습니다.
백종섭 / Jongsup BaekKSDC Semicon CEO
J. Baek
About KSDC
한국 품질 기준과 글로벌 검증 역량을 연결합니다
KSDC Semicon은 반도체 설계 검증 소프트웨어 개발, Verification IP, 검증 대행, 기술 자문, 연구개발 용역, 검증 엔지니어 교육을 수행합니다.
VIP / Testbench Development
Verification IP & Testbench
Verification IP 개발, 재사용 가능한 testbench 구조, DV 팀의 실행 지원을 제공합니다.
Engineer Education
엔지니어 교육
SystemVerilog, UVM, 검증 방법론을 실무 중심의 전문 교육으로 제공합니다.
Spec부터 Sign-off까지 한 흐름으로 관리합니다
01
Spec Review
요구사항, corner case, interface risk를 먼저 정리합니다.
02
Plan
검증 항목, coverage model, 일정과 리소스를 설계합니다.
03
Build
UVM testbench와 reusable component를 구현합니다.
04
Run
시뮬레이션, regression, debug 루프를 운영합니다.
05
Close
coverage closure와 sign-off report로 품질 기준을 마무리합니다.
News & Resources
Contact